module num_rom
(
    input clk,
    input [3:0] addr,

    output reg [144-1:0] data

);


reg [256-1:0] mem_r[9:0];


always@(posedge clk)begin
    data<=mem_r[addr];
end


initial begin
  mem_r[0] = 256'b1111111111111111111111111111111111111111111111111111111111111111111111111111111111111100001111111111100110011111111100111001111111110011110111111111001111001111111100111100111111110011110111111111001110011111111110000011111111111111111111111111111111111111;
  mem_r[1] = 256'b1111111111111111111111111111111111111111111111111111111111111111111111111111111111110000000111111111110011111111111111001111111111111100111111111111110011111111111111001111111111111100100111111111110000111111111111101111111111111111111111111111111111111111;
  mem_r[2] = 256'b1111111111111111111111111111111111111111111111111111111111111111111110000001111111111000000111111111111100111111111111100111111111111100111111111111100111111111111110011111111111111001111111111111100000011111111111100111111111111111111111111111111111111111;
  mem_r[3] = 256'b1111111111111111111111111111111111111111111111111111111111111111111110000001111111111001111111111111001111111111111110011111111111111100001111111111100111111111111110011111111111111001100111111111110000111111111111111111111111111111111111111111111111111111;
  mem_r[4] = 256'b1111111111111111111111111111111111111111111111111111110111111111111110011111111111110000000111111111000000001111111110011001111111111001101111111111100100111111111110000111111111111000111111111111111111111111111111111111111111111111111111111111111111111111;
  mem_r[5] = 256'b1111111111111111111111111111111111111111111111111111110000011111111110011111111111110011111111111111001111111111111110000001111111111110000111111111111110011111111111111001111111111000000111111111111111111111111111111111111111111111111111111111111111111111;
  mem_r[6] = 256'b1111111111111111111111111111111111111110011111111111100000111111111100111001111111110011100111111111001110011111111110000001111111111111100111111111111110011111111110000011111111111000011111111111111111111111111111111111111111111111111111111111111111111111;
  mem_r[7] = 256'b1111111111111111111111111111111111111111001111111111111100111111111111100111111111111110111111111111110011111111111111011111111111111001111111111111001111111111111100000001111111111111111111111111111111111111111111111111111111111111111111111111111111111111;
  mem_r[8] = 256'b1111111111111111111111000111111111111000000111111111001111011111111100111001111111111000001111111111110000111111111110011001111111110011100111111111100000011111111111000111111111111111111111111111111111111111111111111111111111111111111111111111111111111111;
  mem_r[9] = 256'b1111111111111111111111000001111111111001111111111111101111111111111100100111111111110000000111111111001111011111111100111101111111111001100111111111100000111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111;
end




endmodule